容性負載一定會影響運算放大器的高放性能。簡單地說，便唾容性負載可以將放大器變為振蕩器。定容大器今天我們就來說說——
◎ 容性負載如何將放大器變為振蕩器
◎?如何處理容性負載?
運算放大器固有的載提輸出電阻Ro與容性負載一起，構成放大器傳遞函數的高放另一個極點。如波特圖所示，便唾在每個極點處，定容大器幅度斜率（負值）減小20dB/10倍。性負性請注意各極點如何增加多達-90°的載提相移。我們可以從兩個角度來考察不穩定性問題。高放請看對數圖上的便唾幅度響應，當開環增益與反饋衰減之和大于1時，電路就會變得不穩定。類似地，還可以看相位響應，在環路相移超過-180°的頻率，如果此頻率低于閉環帶寬，則運算放大器往往會發生振蕩。電壓反饋型運算放大器電路的閉環帶寬等于運算放太器的增益帶寬積（GBP，或單位增益頻率）除以電路的閉環增益（ACL）。
運算放大器電路的相位余量可以看作是使電路變得不穩定時所需的閉環帶寬的額外相移量（即相移+相位余量=-180°)。隨著相位余量趨于0，環路相移趨于-180°，運算放大器電路便趨于不穩定。通常而言，如果相位余量值遠小于45°，就會導致頻率響應的尖峰，以及階躍響應時的過沖或響鈴振蕩等問題。為了保持足夠的相位余量，容性負載所產生的極點至少應比電路的閉環帶寬高10倍。如果不是這樣，請考慮電路不穩定的可能性。
首先應當確定，運算放大器能否安全地驅動自身負載。許多運算放大器數據手冊規定了“容性負載驅動能力”，另有一些則提供了關于“小信號過沖與容性負載之間關系”的典型數據。查看這些數值，可以發現過沖隨著負載電容增加成倍遞增。當過沖接近100%時，運算放大器便趨于不穩定。如果可能，請讓過沖遠低于此限值。另外請注意，此圖針對特定增益而言。對于電壓反饋型運算放大器，容性負載驅動能力隨著增益的增加而提高。因此，在單位增益時能夠安全驅動100pF電容的電壓反饋型運算放大器，在增益為10時應當能夠驅動1000pF電容。
一些運算放大器數據手冊給出了開環輸出電阻（Ro)，由此可算出上述附加極點的頻率。如果附加極點的頻率(fp）比電路帶寬高出10倍，電路將保持穩定。
如果運算放大器的數據手冊沒有說明容性負載驅動能力或開環輸出電阻，并且沒有提供過沖與容性負載的關系圖，那么為了確保穩定性，必須假設任何負載電容均要求采取某種補償技術。有許多方法都能使標準運算放大器電路穩定驅動容性負載，下面是其中幾種：
這是一種在低頻應用中保持穩定的有效方法，然而卻經常被設計人員所忽略。其原理是提高電路的閉環增益（也稱為“噪聲增益”），而不改變信號增益，從而降低開環增益與反饋衰減之積變為1的頻率。在一些電路的運算放大器輸入端之間連接RD即可實現，如下圖所示。利用所給的公式可求得這些電路的“噪聲增益”。
由于穩定性受噪聲增益而不是信號增益控制，因此上面的電路可提高穩定性，且不會影響信號增益。只需使“噪聲帶寬”（GBP/ANOISE）比負載所產生的極點至少低10倍，便可確保穩定。
這種穩定方法有一個缺點，即折合到輸入端的電壓噪聲和輸人失調電壓進一步放大，導致輸出噪聲和失調電壓增加。將電容CD與RD串聯，可以消除增加的直流偏置電壓，但這種技術會增加噪聲，無法消除。這些電路在包含CD和不含CD兩種情況下的有效噪聲增益如圖所示。
使用時，CD應盡可能大；最小值應為10ANOISE/（2πRDGBP)，才能使“噪聲極點”至少比“噪聲帶寬”低10倍。
這種方法是在運算放大器的輸出端與負載電容之間增加一個電阻RX，如下圖所示。該電阻顯然在反饋環路之外，但它與負載電容一起，可將一個零點引人反饋網絡的此傳遞函數，從而減小高頻時的環路相移。
為確保穩定，RX值應使所增加的零點（fZ）至少比運算放大器電路的閉環帶寬低10倍。增加RX后，電路性能不會像第一種方法一樣受到影響，輸出噪聲不會增加，但相對負載而言的輸出阻抗會提高。由于RX和RL構成電阻分壓器，這可能會降低信號增益。如果RL已知且相當穩定，則可以提高運算放大器電路的增益，以抵消該增益損失。
這種方法對于驅動傳輸線路非常有效。為了避免駐波，RL和RX的值必須等于電纜的特性阻抗（一般為50Ω或75Ω）。因此，RX是預先確定的，剩下的工作就是讓放大器的增益加倍，以便抵消電阻分壓器造成的信號損耗，這樣問題就解決了。
如果RL是未知的或動態變化的，則增益級的有效輸出電阻必須保持較低。這種情況下，將RX連接在整個反饋環路以內可能有幫助，如下圖所示。采用這種配置，直流和低頻反做來自負載本身，因此從輸入端到負載的信號增益仍然不受分壓器（RX和RL）的影響。
此電路中增加的電容CF可以抵消CL所造成的極點和零點。簡單地說，CF所產生的零點與CL所產生的極點一致，同時CF所產生的極點與CL所產生的零點一致。因此，總傳遞函數和相位響應與沒有電容時完全一樣。為了確保極點和零點組合均得以抵消，必須精確求解上述方程式。另外應注意條件；如果負載阻抗相對較大，則這些條件很容易得到滿足。
如果RO未知，將難以計算。這種情況下，設計程序就變成猜謎游戲，這可以說是電路設計的噩夢。關于SPICE，有一點應當注意：運算放大器的SPICE模型并未精確模擬開環輸出電阻（RO），因此并不能完全取代補償網絡的經驗設計。
還有一點必須注意：CL必須為已知且恒定的值，才能應用這種技術。許多應用中，放大器驅動非常規負載，CL可能會因負載不同而有很大差別。只有CL是閉環系統的一部分時，使用以上電路才是最佳選擇。
一種應用是對基準電壓進行緩沖或反相，以驅動較大的去耦電容。此時，CL為固定值，可以精確抵消極點/零點組合。這種方法的低直流輸出阻抗和低噪聲（與前兩種方法相比）非常有利。此外，基準電壓的去耦電容可能很大（經常為若干微法），使用其它補償方法并不可行。
免責聲明：本文內容由21ic獲得授權后發布，版權歸原作者所有，本平臺僅提供信息存儲服務。文章僅代表作者個人觀點，不代表本平臺立場，如有問題，請聯系我們，謝謝！
