1、解鎖匠虛踐虛擬原型：芯片設(shè)計領(lǐng)域的芯G芯神型平革新利器

芯片設(shè)計公司長期面臨雙重挑戰(zhàn)：既要研發(fā)高性能芯片方案，又得縮短周期搶先推新。擬原當(dāng)下，臺混系統(tǒng)與軟件的合仿復(fù)雜度與日俱增，傳統(tǒng)軟件開發(fā)方法在當(dāng)下復(fù)雜形勢中弊端漸顯，真多如介入時間靠后增加了開發(fā)周期，元應(yīng)用實難滿足行業(yè)發(fā)展，解鎖匠虛踐革新勢在必行。芯G芯神型平“Shift Left”——左移開發(fā)理念雖并非新興概念，擬原但其在當(dāng)下愈發(fā)凸顯出重要價值。臺混其核心在于盡早進入軟件開發(fā)環(huán)節(jié)，合仿利用虛擬平臺等與硬件設(shè)計并發(fā)進行早期軟件開發(fā)，真多也可利用軟件將驗證和測試工作提前至設(shè)計初期。元應(yīng)用實畢竟，解鎖匠虛踐設(shè)計初期發(fā)現(xiàn)并解決問題，成本和時間投入遠低于項目后期。借助左移開發(fā)，芯片設(shè)計公司能更主動地把控質(zhì)量，降低潛在風(fēng)險及問題定位成本，提升整體開發(fā)效率，從而縮短芯片開發(fā)周期。在左移開發(fā)理念的推動下，虛擬原型技術(shù)嶄露頭角，為芯片設(shè)計和其配套軟件的開發(fā)帶來了全新的思路和方法。

虛擬原型中的虛擬平臺提供全系統(tǒng)仿真能力，能夠在硬件還不具備的情況下提前進行軟件開發(fā)。且基于虛擬原型開發(fā)的軟件可在項目開發(fā)的后續(xù)階段直接運行在對應(yīng)的芯片上，這將大大提高項目的開發(fā)效率。且虛擬原型與傳統(tǒng)物理原型相比，虛擬平臺在可擴展性、易用性、調(diào)試手段等方面有先天優(yōu)勢。如物理原型，需要高昂的FPGA、子卡等硬件成本，而且在構(gòu)建驗證環(huán)境時耗時費力。而虛擬平臺則可以輕松地根據(jù)設(shè)計需求進行靈活調(diào)整和擴展，為開發(fā)人員提供了更大的自由度和便利性。但物理原型上運行的是真實的芯片IP設(shè)計，在驗證精準度、IP復(fù)用等方面有虛擬原型不可比擬的優(yōu)勢。虛擬原型考慮到仿真速度等原因，一般在事務(wù)級進行建模從而忽略了設(shè)計的細節(jié)。物理原型仿真的是真實芯片設(shè)計，能夠精確仿真芯片的運行細節(jié)。同時，對于已有IP也可以直接集成到物理原型中，不需要再投入人力對其重新進行建模。混合仿真解決方案將結(jié)合虛擬原型仿真速度、左移開發(fā)與物理原型在精確度上的優(yōu)勢帶來更高效的驗證方案。

2、混合仿真：融合物理原型與虛擬原型的前沿技術(shù)

混合仿真不僅能夠助力實現(xiàn)更早的架構(gòu)優(yōu)化與軟件開發(fā)，還能在關(guān)鍵IP（知識產(chǎn)權(quán)核）的寄存器傳輸級（RTL）驗證過程中，通過軟件驅(qū)動RTL驗證實現(xiàn)更高的驗證效率。混合仿真解決方案讓系統(tǒng)的一部分在硬件原型或硬件仿真器中運行，另一部分在虛擬原型中運行，結(jié)合二者的優(yōu)勢，建構(gòu)混合驗證系統(tǒng)。混合仿真具有三個主要應(yīng)用場景，分別是架構(gòu)探索、支持早期軟件開發(fā)以及開展硬件驗證。

• 架構(gòu)探索

在架構(gòu)探索階段，需要調(diào)整如總線拓撲、內(nèi)存帶寬、cache結(jié)構(gòu)等系統(tǒng)參數(shù)，并結(jié)合仿真結(jié)果找到最優(yōu)的芯片架構(gòu)。在這個過程中，仿真的速度和仿真的精確度都至為重要，前者決定了架構(gòu)探索效率，后者決定了仿真結(jié)果是否可信。在使用混合仿真進行架構(gòu)探索時，可將需要高精確度但運行速度稍慢的部分使用RTL實現(xiàn)，而不關(guān)注的部分使用低精度但仿真速度較快的部分使用事務(wù)級模型實現(xiàn)，從而兼顧二者優(yōu)勢。如，在對SoC中某個外設(shè)的訪存帶寬進行優(yōu)化時，可通過事務(wù)級的指令仿真器實現(xiàn)CPU指令的執(zhí)行，通過在指令仿真器中運行二進制觸發(fā)不同應(yīng)用場景下外設(shè)對內(nèi)存的訪問并進行統(tǒng)計，從而找到瓶頸點和優(yōu)化方向。

• 早期軟件開發(fā)

絕大多數(shù)情況下，硬件需要配套相應(yīng)的軟件才能正常工作，而在傳統(tǒng)開發(fā)模式下，軟件團隊一般需要等待硬件開發(fā)驗證完成才能投入軟件的適配開發(fā)和測試；且在大型的芯片開發(fā)過程中，各硬件模塊的開發(fā)進度一般是不同的，導(dǎo)致軟件團隊需等待最慢的一個硬件模塊完成驗證才能進行開發(fā)，這將拉長整體項目的周期，降低研發(fā)效率。因此，通過虛擬平臺使能早期軟件開發(fā)可以成為提升項目整體開發(fā)效率的關(guān)鍵舉措。同時，隨著硬件模塊開發(fā)的推進，混合仿真可將已開發(fā)完成的硬件模塊集成到虛擬平臺中，使軟件團隊能盡早得使用實際設(shè)計的硬件進行開發(fā)、驗證。隨著開發(fā)進度的進行逐步完成虛擬平臺中各模塊的替代，并最終完全遷移到物理原型中。

• 開展硬件驗證

硬件驗證是確保芯片設(shè)計正確性和可靠性的關(guān)鍵環(huán)節(jié)。混合仿真允許在實際的軟件負載下運行硬件系統(tǒng)，這為硬件驗證提供了更加真實和全面的測試環(huán)境。通過在實際軟件負載下進行驗證，開發(fā)人員能夠更早、更準確地發(fā)現(xiàn)硬件設(shè)計中存在的問題，如性能瓶頸、兼容性問題等，并及時進行修復(fù)和優(yōu)化，從而提高芯片的質(zhì)量和可靠性。

3、可擴展的虛擬平臺：混合仿真的堅實基石

可擴展的虛擬平臺是混合仿真得以實現(xiàn)的重要基礎(chǔ)。通過提供各種組件，開發(fā)人員可根據(jù)設(shè)計需求，將這些組件像搭積木一樣拼接成虛擬原型（VP）。在這個VP之上，可運行多種操作系統(tǒng)或應(yīng)用程序，如Ubuntu、Android、U - boot、RTOS等，為芯片配套的軟件開發(fā)和驗證提供豐富測試場景。

以思爾芯的Genesis芯神匠Virtual Platform（以下簡稱 VP）為例，它是一個典型的虛擬原型平臺。該平臺具備高度可擴展性和靈活性，能滿足不同芯片設(shè)計項目需求。開發(fā)人員可利用Genesis VP提供的豐富組件和工具，以及思爾芯的芯神瞳原型驗證平臺，快速搭建符合項目要求的虛擬原型，加速芯片設(shè)計和開發(fā)進程。

4、混合仿真的應(yīng)用場景

• 場景1：系統(tǒng)早期Bring-up

在芯片尚不可用之前，混合仿真解決方案能提供良好的IP 接入，借助虛擬平臺為軟件開發(fā)創(chuàng)造有利條件。開發(fā)的軟件同時也作為RTL硬件的驗證激勵。開發(fā)人員可在虛擬平臺的CPU上運行開發(fā)的軟件，作為硬件驗證編寫的測試模型，通過將暫未完成開發(fā)的RTL模塊遷移到虛擬平臺，可以盡早地構(gòu)建完整的驗證系統(tǒng)并bring-up，從而使能早期軟件開發(fā)，提升驗證效率。

• 場景2: 降低TAT并提高可調(diào)試性

虛擬平臺有助于提高測試覆蓋率、生產(chǎn)力和質(zhì)量。它具備集成豐富的調(diào)試能力，能夠讓開發(fā)人員直觀地觀察從代碼到硬件內(nèi)部寄存器的運行情況，從而提升測試和問題解決效率。開發(fā)人員可以根據(jù)應(yīng)用場景在軟件中創(chuàng)建Corner測試，并在思爾芯的芯神瞳原型驗證平臺上執(zhí)行，提高生產(chǎn)力。同時，在虛擬原型中構(gòu)建的用例可作為在原型驗證平臺上運行的高性能回歸測試，進一步確保芯片的質(zhì)量和性能。

• 場景3: FPGA加速提升整體系統(tǒng)性能

利用虛擬平臺和思爾芯的芯神瞳FPGA的混合仿真技術(shù)能有效加速仿真時間。對于軟件速度表現(xiàn)不佳的組件，可移植到FPGA實施，剩余部分組件則運行在軟件上。如：客戶先撰寫SystemC or C/C++模型，運行整體系統(tǒng)仿真，判斷哪些模型是性能瓶頸并可通過FPGA執(zhí)行提升運行效率，然后通過HLS等方法將這些模型轉(zhuǎn)化到RTL并部署到FPGA再運行仿真，以實現(xiàn)系統(tǒng)仿真性能的提升。

• 場景4: 提高可復(fù)用性

混合仿真系統(tǒng)能充分利用已經(jīng)存在并完全驗證的RTL。在芯片設(shè)計中，常常會用到三方IP，或者行為模型SystemC or C/C++尚未準備好的情況；或這些模型雖然可用，但可能具有特定限制，且與 RTL 并不完全等效。此時，重復(fù)使用RTL在之前的客戶項目中就具有很大優(yōu)勢，不必將其轉(zhuǎn)換為 SystemC模型，而且RTL模型可能已在FPGA中部署，進一步提高開發(fā)效率和資源利用率。

5、成功案例 - SW + FPGA開發(fā)板

在前面詳細闡述虛擬平臺豐富應(yīng)用場景的基礎(chǔ)上，下面通過一個SW + FPGA開發(fā)板的成功案例，進一步展現(xiàn)虛擬平臺在實際項目中的強大效能與獨特價值。此案例聚焦于圖像處理設(shè)計領(lǐng)域。該系統(tǒng)中，CPU扮演核心控制角色，精準調(diào)度硬件資源；內(nèi)存負責(zé)存儲圖片，為圖像處理提供數(shù)據(jù)基礎(chǔ)；而圖像處理器則需頻繁訪問內(nèi)存以獲取并處理圖像數(shù)據(jù)。如此復(fù)雜且緊密協(xié)作的系統(tǒng)架構(gòu)，對驗證工作提出極高要求，也凸顯出可擴展虛擬平臺應(yīng)用的必要性。

在圖像處理系統(tǒng)的驗證工作中，采用將系統(tǒng)一分為二的創(chuàng)新策略。具體而言，把Image Processor 2部署在FPGA中運行，考慮到其需要接收圖像數(shù)據(jù)，在FPGA內(nèi)部專門設(shè)置Frame Buffer（幀緩沖器），用于臨時存儲圖像數(shù)據(jù)，確保數(shù)據(jù)能夠穩(wěn)定、有序地傳輸給Image Processor 2進行處理。系統(tǒng)的其余部分，涵蓋CPU以及各類配套的組件模型，則放置在虛擬原型（VP）中。系統(tǒng)運行時，VP會加載外設(shè)的驅(qū)動程序，精準捕獲原始圖像，并將其傳遞至FPGA開展處理工作。值得一提的是，VP中還集成圖像顯示等功能模塊，開發(fā)人員可直接觀察處理后的圖像情況，極大提升調(diào)試效率。此外，VP中還能集成通過軟件實現(xiàn)的圖像處理算法，將其作為Image Processor 1。系統(tǒng)運行后，以Image Processor 1的處理結(jié)果作為標(biāo)準，與FPGA中Image Processor 2的處理數(shù)據(jù)進行對比，以此驗證FPGA處理的正確性。

總結(jié)

思爾芯的Genesis芯神匠Virtual Platform虛擬平臺憑借其獨特的搭建方式和廣泛的應(yīng)用場景，在芯片設(shè)計與驗證領(lǐng)域發(fā)揮著不可替代的作用。它不僅為開發(fā)人員提供便捷、高效的開發(fā)環(huán)境，還為芯片的質(zhì)量和性能提供有力保障，推動著芯片行業(yè)不斷向前發(fā)展。隨著技術(shù)的不斷進步，虛擬平臺有望在更多領(lǐng)域展現(xiàn)其強大魅力，為芯片設(shè)計與開發(fā)帶來更多創(chuàng)新與突破。