隨著摩爾定律的臺(tái)積特爾演進(jìn)，電晶體越來(lái)越小，電英電技密度越來(lái)越高，星背堆疊層數(shù)也越來(lái)越多，後供可能需要穿過(guò) 10~20 層堆疊才能為下方電晶體提供電源和數(shù)據(jù)訊號(hào)，術(shù)比這導(dǎo)致互連線和電源線共存的比力拚先線路層變成了一個(gè)越來(lái)越混亂的網(wǎng)路。同時(shí)，進(jìn)製電子在向下傳輸?shù)某淌袌?chǎng)過(guò)程中，會(huì)出現(xiàn) IR 壓降現(xiàn)象，臺(tái)積特爾導(dǎo)致電力損失產(chǎn)生。電英電技
除了電力損失，星背供電線路占用空間也是後供問(wèn)題。晶片電源線路佈線複雜的術(shù)比後段製程，往往占至少 20% 資源，比力拚先如何解決訊號(hào)網(wǎng)路跟供電網(wǎng)路資源排擠問(wèn)題，進(jìn)製使元件微縮，變成晶片設(shè)計(jì)者主要挑戰(zhàn)，這就造成半導(dǎo)體業(yè)界開(kāi)始把供電網(wǎng)路轉(zhuǎn)移到晶片背面的原因。
臺(tái)積電超級(jí)電軌 2025 年 A16 製程亮相，技術(shù)複雜提高晶片效率
晶圓代工龍頭臺(tái)積電日前在北美技術(shù)論壇發(fā)表 A16 製程，除了容納更多電晶體，提升運(yùn)算效能，更降低能耗。更令人關(guān)切的，A16 導(dǎo)入結(jié)合超級(jí)電軌 (Super PowerRail) 架構(gòu)與奈米片電晶體，帶動(dòng)運(yùn)算速度更快、更有效率的資料中心處理器發(fā)展。A16 採(cǎi)不同晶片佈線，向電晶體輸送電力的電線位於電晶體下方而不是上方，稱(chēng)為背面供電，有利生產(chǎn)更有效率的晶片。
最佳化處理器方法之一是緩解 IR 壓降，這會(huì)降低晶片電晶體接收電壓，降低性能。A16 電線不太容易電壓下降，不僅簡(jiǎn)化電力分配，還允許晶片電路更緊密封裝，目標(biāo)是處理器放入更多電晶體以提高運(yùn)算能力。電晶體由四個(gè)主要元件組成，源極、汲極、通道和閘極。源極是電流流入電晶體的入口點(diǎn)，汲極是出口，通道和閘極依序負(fù)責(zé)協(xié)調(diào)電子的運(yùn)動(dòng)。
臺(tái)積電 A16 將電力傳輸線直接連接源極和汲極，決定更複雜設(shè)計(jì)是因有助提高晶片效能。超級(jí)電軌 A16 將較 N2P 相同 Vdd (工作電壓)，運(yùn)算速度增加 8%~10%，或相同運(yùn)算速度，功耗降低 15%~20%，晶片密度提升高達(dá) 1.10 倍，支援資料中心產(chǎn)品。
英特爾 PowerVia 今年 Intel?20A 生產(chǎn)就緒
與臺(tái)積電超級(jí)電軌相同，英特爾也推出背後供電解決方案 PowerVia。電源線原本可能占據(jù)晶片 20% 空間，但 PowerVia 背後供電節(jié)省空間，也意味互連層可更寬鬆。
英特爾團(tuán)隊(duì)還特地製作 Blue Sky Creek 測(cè)試晶片證明，背後供電電源線和互連線可分離並線徑更大，以改善供電和訊號(hào)傳輸。測(cè)試結(jié)果顯示，晶片大部分區(qū)域的標(biāo)準(zhǔn)單元利用率都超過(guò) 90%，平臺(tái)電壓降低 30%，並達(dá)成 6% 頻率提升，同時(shí)單元密度也大幅增加，並有望降低成本。PowerVia 測(cè)試晶片也展示良好的散熱特性，符合邏輯微縮預(yù)期將實(shí)現(xiàn)的更高功率密度。
PowerVia 也計(jì)劃導(dǎo)入英特爾代工服務(wù)（IFS），客戶設(shè)計(jì)晶片能更快達(dá)能效和性能提升。英特爾 PowerVia 背後供電介紹，英特爾 Intel 20A 製程採(cǎi) PowerVia 背後供電技術(shù)及 RibbonFET 全環(huán)繞柵極電晶體架構(gòu)，上半年生產(chǎn)準(zhǔn)備就緒，未來(lái)量產(chǎn)客戶端 ARL 平臺(tái)正在晶圓廠啟動(dòng)步進(jìn)（First Stepping）。
三星 2027 年 SF1.4 製程應(yīng)用
臺(tái)積電另一競(jìng)爭(zhēng)對(duì)手三星除了率先轉(zhuǎn)型 GAA 電晶體技術(shù)，背後供電（BSPDN）也是三星追逐先進(jìn)製程的殺手鐧。先前南韓媒體報(bào)導(dǎo)，三星代工部門(mén)技術(shù)長(zhǎng) Jung Ki-tae Jung 曾宣布，2027 年將背後供電用於 1.4 奈米製程。
與傳統(tǒng)前端供電網(wǎng)路相比，三星背後供電網(wǎng)路使耗用晶圓面積減少 14.8%，晶片空間更多，增加更多晶體管，提高整體性能，佈線長(zhǎng)度減少 9.2%，有助降低電阻使更多電流通過(guò)，降低功耗，改善功率傳輸狀況。相關(guān)人士表示，背後供電半導(dǎo)體量產(chǎn)時(shí)間，可能會(huì)據(jù)客戶時(shí)程安排有不同，三星正在調(diào)查哪些客戶有需求。
(首圖來(lái)源：科技新報(bào)攝)
