隨著摩爾定律的臺積特爾演進，電晶體越來越小，電英電技密度越來越高，星背堆疊層數也越來越多，後供可能需要穿過 10~20 層堆疊才能為下方電晶體提供電源和數據訊號，術比這導致互連線和電源線共存的比力拚先線路層變成了一個越來越混亂的網路。同時，進製電子在向下傳輸的程市場過程中，會出現 IR 壓降現象，臺積特爾導致電力損失產生。電英電技
除了電力損失，星背供電線路占用空間也是後供問題。晶片電源線路佈線複雜的術比後段製程，往往占至少 20% 資源，比力拚先如何解決訊號網路跟供電網路資源排擠問題，進製使元件微縮，變成晶片設計者主要挑戰(zhàn)，這就造成半導體業(yè)界開始把供電網路轉移到晶片背面的原因。
臺積電超級電軌 2025 年 A16 製程亮相，技術複雜提高晶片效率
晶圓代工龍頭臺積電日前在北美技術論壇發(fā)表 A16 製程，除了容納更多電晶體，提升運算效能，更降低能耗。更令人關切的，A16 導入結合超級電軌 (Super PowerRail) 架構與奈米片電晶體，帶動運算速度更快、更有效率的資料中心處理器發(fā)展。A16 採不同晶片佈線，向電晶體輸送電力的電線位於電晶體下方而不是上方，稱為背面供電，有利生產更有效率的晶片。
最佳化處理器方法之一是緩解 IR 壓降，這會降低晶片電晶體接收電壓，降低性能。A16 電線不太容易電壓下降，不僅簡化電力分配，還允許晶片電路更緊密封裝，目標是處理器放入更多電晶體以提高運算能力。電晶體由四個主要元件組成，源極、汲極、通道和閘極。源極是電流流入電晶體的入口點，汲極是出口，通道和閘極依序負責協(xié)調電子的運動。
臺積電 A16 將電力傳輸線直接連接源極和汲極，決定更複雜設計是因有助提高晶片效能。超級電軌 A16 將較 N2P 相同 Vdd (工作電壓)，運算速度增加 8%~10%，或相同運算速度，功耗降低 15%~20%，晶片密度提升高達 1.10 倍，支援資料中心產品。
英特爾 PowerVia 今年 Intel?20A 生產就緒
與臺積電超級電軌相同，英特爾也推出背後供電解決方案 PowerVia。電源線原本可能占據晶片 20% 空間，但 PowerVia 背後供電節(jié)省空間，也意味互連層可更寬鬆。
英特爾團隊還特地製作 Blue Sky Creek 測試晶片證明，背後供電電源線和互連線可分離並線徑更大，以改善供電和訊號傳輸。測試結果顯示，晶片大部分區(qū)域的標準單元利用率都超過 90%，平臺電壓降低 30%，並達成 6% 頻率提升，同時單元密度也大幅增加，並有望降低成本。PowerVia 測試晶片也展示良好的散熱特性，符合邏輯微縮預期將實現的更高功率密度。
PowerVia 也計劃導入英特爾代工服務（IFS），客戶設計晶片能更快達能效和性能提升。英特爾 PowerVia 背後供電介紹，英特爾 Intel 20A 製程採 PowerVia 背後供電技術及 RibbonFET 全環(huán)繞柵極電晶體架構，上半年生產準備就緒，未來量產客戶端 ARL 平臺正在晶圓廠啟動步進（First Stepping）。
三星 2027 年 SF1.4 製程應用
臺積電另一競爭對手三星除了率先轉型 GAA 電晶體技術，背後供電（BSPDN）也是三星追逐先進製程的殺手鐧。先前南韓媒體報導，三星代工部門技術長 Jung Ki-tae Jung 曾宣布，2027 年將背後供電用於 1.4 奈米製程。
與傳統(tǒng)前端供電網路相比，三星背後供電網路使耗用晶圓面積減少 14.8%，晶片空間更多，增加更多晶體管，提高整體性能，佈線長度減少 9.2%，有助降低電阻使更多電流通過，降低功耗，改善功率傳輸狀況。相關人士表示，背後供電半導體量產時間，可能會據客戶時程安排有不同，三星正在調查哪些客戶有需求。
(首圖來源：科技新報攝)
