0 引 言
在傳統無線電系統中，研究收發信道混頻時使用的基于本振信號采用模擬器件搭建或者使用現有的快跳本振模塊，無論采用哪種設計方案，型化電路在重量、設備實現體積、功耗上都無法滿足小型化、輕量化的設計要求。現有設備射頻信號的產生方案是先將基帶信號變頻到中頻，通過混頻電路進行變頻，搭配相應的濾
波電路產生射頻信號，因此控制時序比較復雜 [1]。隨著芯片技術的發展，完全可以使用捷變頻芯片代替傳統的設計方案，不僅可以減小設備體積、重量，且可有效降低功耗。
本文提出一種基于 AD9164 芯片的小型化設備設計及現方案，并給出實現方法，在保證性能指標與原有設備相比不下降的前提下，可使設備的重量、體積及功耗明顯下降，且整個系統的控制時序得到簡化。
1 AD9164 芯片簡介
AD9164 是高性能 16 位數模轉換器（DAC）和直接數字頻率合成器（DDS），支持最高達 6 GSPS 更新速率，支持最高24 倍內插 [2]。DAC 的內核基于一個四通道開關結構，并配合 2 倍的插值濾波器，使 DAC 的有效更新速率在某些模式下高達 12 GSPS[3] ；而 DDS 由一組 32 個 32 bit數控振蕩器（NCO）組成，每一個均包含相位累加器，在基帶模式下可輸出的頻率范圍為 DC～2.5 GHz，在 NRZ 模式下可輸出的頻率范圍為 DC～ 6 GHz，在 Mix模式下可輸出的頻率范圍為1.5～7.5 GHz。結構框圖如圖 1 所示。
AD9164 采用 8 通道 JESD204B 接口接收數據 [4]，其結構如圖 2 所示。
AD9164 可采用兩種方式產生單頻信號，即 NCO only 模式和 NCO 基帶直流模式。NCO only 模式只需提供所需頻率對應的頻率控制字就可產生相應的單頻信號，產生方法比較簡單，在該模式下芯片相當于一個 DDS ；NCO 基帶直流模式則需同時提供頻率控制字和基帶數據才可產生相應的單頻信號（其實質是在芯片內部對數據流進行上變頻處理），該模式可直接將基帶信號變頻到射頻輸出。兩種模式的頻率控制字都為 48 bit，計算方式為：
式中：f 為所需產生的頻率，單位為 MHz ；fdac fdac f 為 DAC 采樣頻率，單位為 MHz。
根據 AD9164 官方手冊，切換到 NCO only 模式需要改動 INTERP_MODE 寄存器（地址 0x110），而改變該寄存器需將 JESD204B 高速鏈路進行復位。因此，從 NCO only 模式切換到 NCO 基帶直流模式時，會重新經歷 JESD204B 高速鏈路建立鏈接的過程，該過程需花費近 2.5 ms 時間。在 NCO 基帶直流模式下，更換頻率碼及 IQ 數據，無需復位 JESD204B高速鏈路，整個穩定時間在納秒級。
2 系統設計方案與實現
整個系統由 FPGA，AD9164 及收發信道三部分組成 [5]，設計框圖如圖 3 所示。
2.1 FPGA 算法設計
該部分主要完成 AD9164 初始化配置、收發狀態切換控制、收發頻率控制字產生及配置、收發 IQ 數據產生及數據到JESD204B 鏈路的映射。FPGA 控制流程如圖 4 所示。
在本系統中，接收過程只需 AD9164 產生單頻信號，因此采用 NCO only 模式比較方便。發射過程需要使用 AD9164 內部上變頻器產生所需頻率范圍的 MSK 信號，因此需要同時設置頻率控制字和發射數據，只能采用 NCO 基帶直流模式。系統收發鏈路的建立時間要求為微秒級，而 AD9164 兩種模式的切換時間為毫秒級，遠遠超過系統收發切換所需時間，因此，在本方案中收發過程都采用 NCO 基帶直流模式。當處于接收過程時，FPGA 提供頻率控制字和 I 路數據（固定值 0x7FFF， Q 路為 0x0000）；當處于發射過程時，FPGA 提供頻率控制字和 IQ 正交數據。
通過 AD9164 初始化模塊配置 AD9164 為 2 lanes，24 倍內插模式，內核采樣速率為 5.76 GHz，初始頻率控制字為0x2AAA_AAAA_AAAB。
2.2 AD9164 數字電路設計
AD9164 電路如圖 5 所示（見 59 頁）。
2.3 收發信道模擬電路及本振源電路設計
收發信道模擬電路及本振源電路圖如圖 6 所示。
3 測試驗證
對采用該設計方案所生產設備的發射功率、發射頻譜及接收動態范圍進行測試，發射頻譜測試結果如圖 7 所示。
接收動態范圍按照原指標進行仍能滿足要求。相對于原設備指標，新設備的發射頻譜及接收動態范圍性能并未下降，但是在重量、體積、功耗方面大幅度減少。
4 結 語
本文提出了基于 AD9164 芯片的數字化本振設計及射頻直發設計方案，給出了具體實現方法，并在設備上完成了該方案的驗證。在保持性能指標不降低的情況下，有效減輕了設備的重量、體積及功耗，結合動態功耗管理技術可進一步降低設備功耗，為以后設備的小型化、輕量化設計提供了新的設計思路和實現方法，應用前景廣闊。
