在PCB設計中，計中技巧電磁兼容性(EMC)及關聯的避免電磁干擾(EMI)歷來是讓工程師們頭疼的兩大問題，特別是出現在當今電路板設計和元器件封裝不斷縮小、OEM要求更高速系統的電磁情況下。本文小編就給大家分享如何在PCB設計中避免出現電磁問題。問題
PCB設計中避免出現電磁問題的計中技巧6個技巧
---串擾和走線是重點
走線對確保電流的正常流動特別重要。如果電流來自振蕩器或其它類似設備，避免那么讓電流與接地層分開，出現或者不讓電流與另一條走線并行，電磁尤其重要。問題兩個并行的高速信號會產生EMC和EMI，特別是串擾。必須使電阻路徑最短，返回電流路徑也盡可能短。返回路徑走線的長度應與發送走線的長度相同。
對于EMI，一條叫做“侵犯走線”，另一條則是“受害走線”。電感和電容耦合會因為電磁場的存在而影響“受害”走線，從而在“受害走線”上產生正向和反向電流。這樣的話，在信號的發送長度和接收長度幾乎相等的穩定環境中就會產生紋波。
在一個平衡良好、走線穩定的環境中，感應電流應相互抵消，從而消除串擾。但是，我們身處不完美的世界，這樣的事不會發生。因此，我們的目標是必須將所有走線的串擾保持在最小水平。如果使并行走線之間的寬度為走線寬度的兩倍，則串擾的影響可降至最低。例如，如果走線寬度為5密耳，則兩條并行走線之間的最小距離應為10密耳或更大。
隨著新材料和新的元器件不斷出現，PCB設計人員還必須繼續應對電磁兼容性和干擾問題。
---去耦電容
去耦電容可減少串擾的不良影響，它們應位于設備的電源引腳和接地引腳之間，這樣可以確保交流阻抗較低，減少噪聲和串擾。為了在寬頻率范圍內實現低阻抗，應使用多個去耦電容。
放置去耦電容的一個重要原則是，電容值最小的電容器要盡可能靠近設備，以減少對走線產生電感影響。這一特定的電容器盡可能靠近設備的電源引腳或電源走線，并將電容器的焊盤直接連到過孔或接地層。如果走線較長，請使用多個過孔，使接地阻抗最小。
---將PCB接地
降低EMI的一個重要途徑是設計PCB接地層。第一步是使PCB電路板總面積內的接地面積盡可能大，這樣可以減少發射、串擾和噪聲。將每個元器件連接到接地點或接地層時必須特別小心，如果不這樣做，就不能充分利用可靠的接地層的中和效果。
一個特別復雜的PCB設計有幾個穩定的電壓。理想情況下，每個參考電壓都有自己對應的接地層。但是，如果接地層太多會增加PCB的制造成本，使價格過高。折衷的辦法是在三到五個不同的位置分別使用接地層，每一個接地層可包含多個接地部分。這樣不僅控制了電路板的制造成本，同時也降低了EMI和EMC。
如果想使EMC最小，低阻抗接地系統十分重要。在多層PCB中，最好有一個可靠的接地層，而不是一個銅平衡塊(copper thieving)或散亂的接地層，因為它具有低阻抗，可提供電流通路，是最佳的反向信號源。
信號返回地面的時長也非常重要。信號往返于信號源的時間必須相當，否則會產生類似天線的現象，使輻射的能量成為EMI的一部分。同樣，向/從信號源傳輸電流的走線應盡可能短，如果源路徑和返回路徑的長度不相等，則會產生接地反彈，這也會產生EMI。
---避免90°角
為降低EMI，應避免走線、過孔及其它元器件形成90°角，因為直角會產生輻射。在該角處電容會增加，特性阻抗也會發生變化，導致反射，繼而引起EMI。要避免90°角，走線應至少以兩個45°角布線到拐角處。
---使用過孔需謹慎
在幾乎所有PCB布局中，都必須使用過孔在不同層之間提供導電連接。PCB布局工程師需特別小心，因為過孔會產生電感和電容。在某些情況下，它們還會產生反射，因為在走線中制作過孔時，特性阻抗會發生變化。
同樣要記住的是，過孔會增加走線長度，需要進行匹配。如果是差分走線，應盡可能避免過孔。如果不能避免，則應在兩條走線中都使用過孔，以補償信號和返回路徑中的延遲。
---電纜和物理屏蔽
承載數字電路和模擬電流的電纜會產生寄生電容和電感，引起很多EMC相關問題。如果使用雙絞線電纜，則會保持較低的耦合水平，消除產生的磁場。對于高頻信號，必須使用屏蔽電纜，其正面和背面均接地，消除EMI干擾。
物理屏蔽是用金屬封裝包住整個或部分系統，防止EMI進入PCB電路。這種屏蔽就像是封閉的接地導電容器，可減小天線環路尺寸并吸收EMI。
免責聲明：本文內容由21ic獲得授權后發布，版權歸原作者所有，本平臺僅提供信息存儲服務。文章僅代表作者個人觀點，不代表本平臺立場，如有問題，請聯系我們，謝謝！
